
Все 12 ядер будут совместно использовать кэш L3 объёмом 48 МБ, что означает рост и количества ядер, и объёма кэша третьего уровня на 50 процентов по сравнению с Zen 5. Производство кристаллов Zen 6 будет вестись по техпроцессу TSMC N2 с нанолистами на 2 нм, который обеспечивает значительно более высокую плотность транзисторов по сравнению с TSMC N4P на 4 нм FinFET, применяемым для Zen 5. С учётом того, что Intel делает ставку на перераспределение кэш-памяти в пользу крупных кэшей последнего уровня в части премиальных настольных процессоров Core Ultra 400 Nova Lake-S, AMD, как ожидается, оснастит CCD Zen 6 полной поддержкой 3D V-Cache. В результате будущие процессоры серии X3D могут получить до 144 МБ кэша L3 на один CCD и суммарно до 288 МБ кэша L3 в настольных системах на сокете AM5.